MANUFACTURE OF THIN FILM SEMICONDUCTOR DEVICE

Patent number:

JP3289140

Publication date:

1991-12-19

Inventor:

TAKENAKA SATOSHI

Applicant:

SEIKO EPSON CORP

Classification:

- international:

H01L21/20; H01L21/336; H01L21/84; H01L29/78; H01L29/786; H01L21/02; H01L21/70; H01L29/66; (IPC1-7): H01L21/20; H01L21/336; H01L21/84;

H01L29/784


- european:

Application number: JP19900090708 19900405 Priority number(s): JP19900090708 19900405

Report a data error here

Abstract of JP3289140

PURPOSE:To elevate reliability by growing an amorphous semiconductor thin film on an insulating substrate, and continuously heattreating the amorphous semiconductor thin film without taking it out in the air so as to subject it to solid growth, and forming a gate oxide film in succession without taking it out in the air. CONSTITUTION:An a-Si film 1-2 is stacked on an amorphous insulating substrate 1-1, and then reaction gas is exhausted and the inside of the chamber is vacuumized. Subsequently, a substrate holder 2-3 is heated gradually so as to subject an a-Si: H film 1-2 to solid growth. Subsequently, the inside of the chamber is vacuumized again, and oxygen gas is introduced, whereby oxygen plasma is generated to form a thin oxide film 1-4 at the surface of a solid growth Si film 1-3. Next, the oxide film 1-4 is patterned, and the solid growth Si film is etched into an island shape, and an oxide film 1-5 is deposited. Subsequently, after formation of a gate electrode 1-6, impurities are implanted to form a source region 1-7 and a drain region 1-8. Subsequently, after stacking of a layer insulating film 1-10, a source electrode 1-11 and a drain electrode 1-12 are formed. Hereby, the interface order density of the interface decreases, and a highly reliable element can be obtained.



Data supplied from the esp@cenet database - Worldwide

⑱ 日本 国 特 許 庁 (JP)

⑩特許出顧公開

母 公 開 特 許 公 報 (A) 平3-289140

®Int. Cl. ⁵

識別配号

庁内整理番号

❸公開 平成3年(1991)12月19日

H 01 L 21/336 21/20 21/84

7739-4M 7739-4M

77 77

> 9056-4M H 01 L 29/78 3 1 1 Y 審査請求 未請求 請求項の数 2 (全6頁)

60発明の名称

薄膜半導体装置の製造方法

郊特 顧 平2-90708

②出 願 平2(1990)4月5日

② 発明者 竹中

敏 長野県諏訪市大和3丁目3番5号 セイコーエブソン株式

会社内

勿出 顧 人 セイコーエブソン株式

東京都新宿区西新宿2丁目4番1号

会社

四代 理 人 弁理士 鈴木 喜三郎 外1名

明解書

1. 発明の名称

薄膜半導体装置の製造方法

- 2. 特許請求の範囲
- (1) 絶縁蓋板上に非晶質半等体存態を放膜し、 該非晶質半等体存態を大気中に取り出すことなく 速就して熱処理することにより固相成長させ、 さ らに大気中に取り出すことなく連続でゲート酸化 膜を形成する工程を少なくとも含むことを特徴と する荷額半導体装置の製造方法。
- (2) 特許請求の範囲第1項記載の審議半導体 製量の製造方法において、 プラズマ C V D 装置の チェンパー内に絶縁基板を設置しモノシラン (S 1 H 4) あるいはジシラン (SizH 6) あるいはト リシラン (SizH 6) を少なくとも含む混合ガス を導入し、 グロー放電分解により a ~ Si: H (水業化非晶質シリコン) 膜を堆積する工程と、 そ の後前配混合ガスを排気した後 前記チェンパー内 を大気圧に戻すことなく真空のまま、 もしくは窒 素ガスあるいはヘリウムガスあるいはアルゴンガ

ス等の不括性ガスに置換し、800℃~700℃ に徐々に昇祖して前記ューSi: H 膜を闘相成長 させて間相成長Si膜を形成させる工程と、 続い て前記不活性ガスを排気した後、前記チェンパー 内に酸素ガスを導入しグロー放電することにより 前記聞相成長Si膜表面を酸化させてゲートを 質を形成する工程を、 上記の順序で連続して行な う工程を少なくとも含むことを特徴とする舞賞半 導体器質の影響方法。

3. 発明の詳細な説明

[崖業上の利用分野]

本売明は、 存譲半導体装置の製造方法に関わり、特に、 大粒径 S i 膜の形成方法、 及び絶縁ゲート型電界効果トランジスタあるいはTFT (T h i n F i 1 m T r a n s i s t o r) のゲート 絶縁膜の形成方法に関する。

【従来の技術】

非晶質絶縁基板あるいは非晶質絶縁要上に、結 晶方位の揃った結晶粒径の大きな多結晶シリコン 薄膜、あるいは単結晶シリコン薄膜を形成する方

法は、SOI (Silicon On Insu 1 a t o r) 技術として知られている。 {参考文 献 SOT維斯聚成技術、東華図書)。 大きく 分類すると、 再結晶化法、 エピタキシャル法、 絶 縁層堪め込み法、貼り合わせ法という方法がある。 再結晶化法は、 レーザーアニールあるいは電子ビ ームアニールによりシリコンを搭敲弩結晶化させ る方法と、溶融する温度までは昇温させずに固相 成長させる個格成長法の2つに分類される。比較 的低温で再結晶化できるという点で面相成長法が 乗れている。 5 5 0 ℃の低温熱処理にもかかわら ずシリコン菩膜の結晶粒が成長したという結果も 報告されている。 {参考文献 IEEE Ele ctron Device Letters, v ol. EDL-8, No. 8, p381, Aug ust 1987)。 さらに近年、SOIある いは、三次元10や、 大型液晶表示パネルや、 高 速で高解像度の密着型イメージセンサ等へのニー ズが高まるにつれて、低温で皮質のゲート絶縁膜 を形成する技術が重要となってきた。熟酸化法は、

900~1200で程度の高温プロセスであるため、 (1) 安価なガラス基板上に素子を形成できない。 (2) 不純物の積鉱散。 (3) 三次元ICでは下層部の素子に悪影響(不純物の拡散など)を与える(4) poly-Siの熱酸化膜は絶縁附圧が不十分で昇面単位密度が大きい等の問題がある。 現在、CVD法や、光CVD法や、プラズマCVD法などでゲート酸化膜を形成する技術が検討されている。

[発射が解決しようとする課題]

しかしながら、従来の簡相成長法では、非易費シリコン膜を増積させた後、一旦大気中に取り出してから関相成長工程にはいっていた。 従って非 島質シリコン膜表面には結晶成長の妨げとなる酸素やその他の不純物が吸着しており充分に結晶成長していなかった。

また、従来のゲート酸化膜形成方法では、やは りシリコン族表面が一旦大気にさらされるので、 従来プロセスで形成された界面にはコンタミネー ションが付着し、界面準位密度の大きな界面とな

ってしまい、TFTを作成した場合には、ON電 液が少なく、サブシュレシュホルド領域の立ち上 がりが鈍い。

本発明は、この様な問題点を解決し、結晶粒径の大きなシリコン膜を簡単な固相成長法によって形成し、さらに昇面準位密度の小さな酸化膜界面を作成して非常に優れた特性を有するTFTを実現することを目的としている。

[課題を解決するための手段]

本発明の得膜半導体装置の製造方法は、(I) ・ 絶縁基板上に非晶質半等体準膜を成膜し、 族非 場質半導体準膜を大気中に取り出すことなく 連続 して熱処理することにより固相成長させ、 さらに 大気中に取り出すことなく 連続でゲート 酸化膜を 形成する工程を少なくとも含むことを特徴とする。 (2) 特許請求の範囲第1項記載の薄膜半導体 狭置の製造方法において、 ブラズマCVD 装置の チェンパー内に基板を設置しモノシラン(SilH ・) あるいはジシラン(SilH・) あるいはトリシ ラン(SilR・)を少なくとも含む混合ガスを導 入し、グロー放電分解により a ~ S i : H(水常化非晶質シリコン) 膜を堆積する工程と、 その後前記 建合ガスを排気した後 前記チェンパー内を大気圧に戻すことなく真空のまま、 もしづつンでは 意思 ないは ガス あるいで~700℃に 対 ガスに 世換し、 800℃~700℃に 徐 で に 幹気 した は に ま で で に を で に 対 な を 持 が に を ま で は が に を で が に を ま が 成 ま る ことに ま か に 酸 初 成 長 S i 膜 表 面 を 酸 化 さ で で ば に を 酸 初 成 長 S i 膜 表 面 を 酸 化 さ で で ば に を 酸 初 成 長 S i 膜 表 面 を 酸 化 さ で で ば が に を を か な く と も 合 む こと を 特 徴 と

[实施例]

第1回(a)に於て、1-1は非晶質絶縁基板である。石英基板あるいはガラス基板などが用いられる。SiOェで覆われたSi基板を用いることもある。石英基板あるいはSiOェで覆われたSi基板を用いる場合は1200での高温プロセスにも耐えることができるが、ガラス基板を用い

る場合は軟化温度が低いために約600℃以下の 低温プロセスに制限される。また、ガラス基板は、 酸化震あるいは歳化膜でコーテイングして基板から の不純物のしみだしを防止して用いられることも ある。はじめに非晶質絶縁基板1-1上にa~S 1膜1~2を堆積させる。 飲ょ~81膜1~2は 一様で、 微小な結晶子は含まれておらず結晶成長 の核が全く存在しないことが望ましい。 堆積方法 としてはEB(Electron Beam)蒸 着法やスパッタ法やCVD法や光CVD法やプラ ズマCVD法がある。 プラズマCVD法は、 光紀 電力素子や、フォトダイオードや、最光ドラムな どを作製する場合によく用いられる方法である。 a~Si: 日膜を堆積させるには、シランガス(SiHょ) をヘリウムガス (H。) あるいは水素ガ ス(H2)で適した復度に希釈し、高陽波電圧を印 加して、分解堆積させる。プラズマCVD法の場 合は、基板温度が500℃以下でも成膜できる。 前記シランガスの代わりにジシランガスあるいは トリシランガスを用いると、さらに低い基板濃度

でも成果することが可能となる。また、デボ電前に水素ブラズマあるいはアルゴンプラズマ処理を行えば、基板表面の清浄化と成膜を連続的に行うことができる。第2回にブラズマCVD装置のチェンバーの断面模式図を示す。2-1はチェンバー、2-2は高層波電源、2-3は基板ホルダー、2-4は基板を示している。

a ~ S 1: 日膜の成膜が終わったら、成膜にも ちいたシランなどの反応ガスを排気し、チェンパ 一内を真空に引く。このときの到達真空度は少な くとも 1 × 1 0 ⁻⁴ T o r r 以下であることが強ま しい。

つづいて、チェンパー内の基板ホルダー2~3 を徐々に加熱して、前記 a ~ S i: H膜 1 ~ 2 を 固相成長させる。このときの加熱温度は 6 0 0 ℃ または 7 0 0 ℃を上限とする。この様な低温アニ ールでは選択的に、結晶成長の活性化エネルギー の小さな結晶が位を持つ結晶粒のみが成長し、し かもゆっくりと大きく成長する。第1図(b)に おいて 1 ~ 3 は固相成長 S 1 膜を示している。ま

た第2図の2-1で示した前記チェンバー内は塞索ガスやヘリウムガスやアルゴンガス等の不活性ガスの悪気でもよい。 a-S1: H裏からの水素飲出が急激にならない起うに昇温速度 v v v v なる はいっ のが望ましい。 関相成長終了後、降温速度 v v v v v v v v v なりもいほうがよい。第3回(a)に 町相成長アニール昇温カーブを示す。 被軸はアニール温度、 被軸はアニール温度、 被軸はアニール温度、 被軸はアニール で で を を を を を を を で で を を で で を まい。 その 男温カーブを第3回(b)に 示す。

続いて、 国相成長 S 1 膜を大気にさらすことなく 連続して 酸化 原を形成する。 前工程で固有成長 が終わったらチェンパー内を再び真空にひった。 真空皮が約1×10~1 T o r r 程度になったとして 高周波電力を印加して 酸素ブラズマを発生を でせ、 海い酸化镁 1 - 4 を形成する。 前記チェンパー内圧は 0. 1~1 T o r r 程度の酸素 雰囲

とし、 基板温度は宝温から500℃程度とする。200℃程度でも充分である。 高層液電力は100W~1000Wの範囲で印加する。 酸化羰1~4はプラズマ酸化法ばかりではなく、 N20ガスとシランガスの混合ガスをグロー放電分解させるプラズマCVD法で堆積させて作成してもよい。 酸化羰1~4形成後、約500℃以下のアニールにより前記酸化羰1~4を線密化させてもよい。

次に前記載化膜1~4をフォトリソグラフィ法によりパターニングも、続いて関相成長51膜をエッチングして第1回(d)に示すように島状にする。成膜後、この工程で初めて基板が大気に取り出される。

次に第1回(e)に示されるように、第2層の 酸化膜1-5を堆積させる。堆積方法としては、 LPCVD法、あるいは光動起CVD法、あるい はプラズマCVD法、ECRプラズマCVD法、 あるいは高真空蒸着法等の方法がある。

続いて第1回(f)に示されるように、ゲート 電極1-6を形成する。 該ゲート電極材料として は多結晶シリコン種膜、あるいはモリブデンシリサイド、あるいはアルミニュウムやクロムなどのような金属膜、あるいはITOやSnOzなどのような透明性導電膜などを用いることができる。成態方法としては、ブラズマCVD法、CVD法、スパッタ法、真空蒸着法、等の方法がある。ブラズマCVD法によりリン、あるいはボロンをドープしたa-Si:H膜を増積して固相成長させたSi膜をゲート電極として用いるとゲート配線抵抗を低減することが出来る。

続いて第1箇(g)に示すように、 的記ゲート 電極1-6をマスクとして不純物をイオン注入し、 自己整合的にソース領域1-7およびドレイン領域1-8を形成する。 前紀不純物としては、 Nc hトランジスタを作製する場合はP・あるいはA s・を用い、Pchトランジスタを作製する場合 はB・等を用いる。 不純物港加方法としては、 イ オン注入法の他に、 レーザードーピング法ある。 1 ー はプラズマドーピング法などの方法がある。 1 ー 9で示される矢印は不純物のイオンビームを表し ている。 前記非晶質絶縁基板1-1として石英基板を用いた場合には熱拡散法を使うことができる。 不純物濃度は、1×10¹⁵から1×10²⁶cm⁻² 程度とする。

他いて第1回(h)に示されるように、 看間絶 経験1-10を積層する。 狭層間絶縁膜材料としては、 酸化膜あるいは変化膜などを用いる。 絶縁 性が良好ならば膜厚はいくらでもよいが、 数千人 から数μm程度が普通である。 変化膜の形成方法 としては、 LPCVD法あるいはブラズマCVD 法などが簡単である。 反応には、 アンモニアガス (NHョ) とシランガスと変素ガスとの複合ガス、 あるいはシランガスと変素ガスとの複合ガスなど を用いる。

ここで、水素ブラズマ法、あるいは水素イオン 往入法、あるいはブラズマ塩化膜からの水素の拡 飲法などの方法で水素イオンを導入すると、 ゲート酸化膜界面などに存在するダングリングボンド などの欠陥が不活性化される。この様な水素化工 程は、 層間絶縁鎖1-10を積層する前におこな

ってもよい。

次に第1図(i)に示すように、前記層間絶縁 膜及びゲート絶縁膜にコンタクトホールを形成し、 コンタクト電極を形成しソース電極1-11およ びドレイン電極1-12とする。 鉄ソース電極及 びドレイン電極は、アルミニュウムなどの金属材 料で形成する。この様にして薄膜トランジスタが 形成される。

[発明の効果]

さらに、従来の固相成長法を用いた薄膜トラン

ジスタの製造方法では、ゲート酸化膜を形成するために、 a ー S i: H膜を固相成長させた後チェンパーから取り出していたので、 関相成長 S i 膜の表面が一旦大気にさらされていた。 使って、 接面には様々なコンタミネーションが付着して、 接流には様々なコンタミネーションが付着して、 接触されていた。 この様にして形成されたゲート酸化 膜界面は 界面 単位密度が大きくトランジスタ 特性を劣化させる 原因と なっていた。 さらに、 素子の 信頼性や特性の 安定性を低下させる 原因とも っていた。

本発明によれば、 a ~ S i: H裏の成果と固相 成長さらにゲート酸化製界面を開ーチェンパー内 で連続して処理することが出来る。 従って a ~ S i: H膜の固相成長に要する時間が知識され数時 間のアニールで結晶粒径の大きな優れた結晶性の 固相成長S i 膜が得られる。 さらに非常に清浄な ゲート酸化膜界面が形成されるので界面の界面順 位密度が低減し、信頼性の高い案子の実現が可能 となる。

従来ゲート絶縁襞が適していなかったために、

圏相成長された良好な51 展を用いてTFTを作 製しても充分な絶縁財圧や、良好な特性が得られ ていなかったが、本発明により、非常に優れた国 相成長TFTを実現することが可能となる。

数十~数百℃の基板温度で埋積可能なので、 軟 化温度の低いガラス基板を用いることもできる。

低温で熱酸化SiО∘膜に近い特性を有するゲート 地線膜を得ること ができるので、SOI技術の発度に大きく寄与するものである。 フォトリングラフィエ程数はまったく増えない。 600℃以下の低温のプロセスでも作数が可能なので、 価格が安くて耐熱温度が低いガラス高板をもちいることができる。 優れたシリコン等膜が得られるのにかかわらずコストアップとはならない。

本発明によって得られたゲート絶縁膜と大粒経 多緒品シリコン等膜を用いて薄膜トランジスタを 作成すると、優れた特性が得られる。 従来に比べ て、 薄膜トランジスタのON電流は増大しOFF 電流は小さくなる。 またスレッシュホルド電圧も 小さくなりトランジスタ特性が大きく改善される。 NチャネルとPチャネルとの特性の不釣合いさも 改善される。

非晶質絶縁基板上に優れた特性の薄膜トラランパスタを作製することが可能となるので、ドラティブマトリクス基板に応用した場合にも十分な高速動作でが変現される。さらに、電源電圧の低減、消費電流の低減、信頼性の向上に対して大きな効果がある。また、800℃以下の低温プロセスによる作製もで、アクティブマトリクス基板の低低格化及び大面積化に対してもその効果は大きい。

本発明を、光電変換素子とその差変回路を同一 テップ内に集積した患者型イメージセンサーに応 関した場合には、読み取り速度の高速化、高解像 度化、さらに贈詞をとる場合に非常に大きる効果 をうみだす。高解像度化が速成されるとカラー終 み取り用患者型イメージセンサーへの応用も振り み取り用患者型イメージセンサーへの応用も振り なる。もちろん電源電圧の低減、消費電流のに 減、信頼性の向上に対してもその効果は大きい。 また低温プロセスによって作製することができる

ので、 密着型イメージセンサーチップの 長尺化が 可能となり、 一本のチップで A 4 サイズあるいは A 3 サイズの様な大型ファクシミリ用の読み取り 映覧を実現できる。 従って、 センサーチップの二 本数ぎのような手数がかかり信頼性の悪い技術を 回避することができ、 実験参智りも向上される。

この他、高精維液晶チレビあるいは駆動回路を 同一基板上に集積したサーマルヘッドへの応用も 可能となる。

石英基板やガラス基板だけではなく、サファイア基板(AlaOa)あるいはMgO・AlaOa, BP, CaFa等の結晶性絶縁基板も用いることができる。

以上実施例では毎膜トランジスタを例として説明したが、通常のMOSトランジスタやパイポーラトランジスタあるいはヘテロ接合パイポーラトランジスタなど毎度を利用した素子に対しても、本発明を応用することができる。また、三次元デバイスのようなSOI技術を利用した素子に対しても、本発明を応用することができる。

なお実施例では、非最質半導体等膜の形成方法としてブラズマ C V D 装置を用いた場合について 説明したが、 E B 蒸着法やスパッタ法や親圧 C V D 法等他の方法を用いることもできる。 また、 箇 相成長やゲート酸化を同一チェンバー内で行うと して説明したが、 基板を大気に取り出さなければ 別のチェンバーを用いても問題はない。

4. 図面の簡単な説明

第1回(a)から(i)は、本発明の実施例を示す工程新面図である。

第2回は、ブラズマCVD装置のチェンバー断 面回である。

第3図(a)と(b)は、 図相成長のアニール 条件示す昇温カーブ を示す図である。


 1-2
 。a-Si: H膜


 1-3
 ; 固相成長Si膜


 1-4
 ; 郷いゲート昇面


 1-5
 ; 第2層目の酸化膜

特開平3-289140(6)









MANUFACTURE OF THIN FILM SEMICONDUCTOR DEVICE

Patent number:

JP3289140

Publication date:

1991-12-19

Inventor:

TAKENAKA SATOSHI

Applicant:

SEIKO EPSON CORP

Classification:

- international:

H01L21/20; H01L21/336; H01L21/84; H01L29/78; H01L29/786; H01L21/02; H01L21/70; H01L29/66; (IPC1-7): H01L21/20; H01L21/336; H01L21/84;

H01L29/784


- european:

Application number: JP19900090708 19900405 Priority number(s): JP19900090708 19900405

Report a data error here

Abstract of JP3289140

PURPOSE:To elevate reliability by growing an amorphous semiconductor thin film on an insulating substrate, and continuously heattreating the amorphous semiconductor thin film without taking it out in the air so as to subject it to solid growth, and forming a gate oxide film in succession without taking it out in the air. CONSTITUTION:An a-Si film 1-2 is stacked on an amorphous insulating substrate 1-1, and then reaction gas is exhausted and the inside of the chamber is vacuumized. Subsequently, a substrate holder 2-3 is heated gradually so as to subject an a-Si: H film 1-2 to solid growth. Subsequently, the inside of the chamber is vacuumized again, and oxygen gas is introduced, whereby oxygen plasma is generated to form a thin oxide film 1-4 at the surface of a solid growth Si film 1-3. Next, the oxide film 1-4 is patterned, and the solid growth Si film is etched into an island shape, and an oxide film 1-5 is deposited. Subsequently, after formation of a gate electrode 1-6, impurities are implanted to form a source region 1-7 and a drain region 1-8. Subsequently, after stacking of a layer insulating film 1-10, a source electrode 1-11 and a drain electrode 1-12 are formed. Hereby, the interface order density of the interface decreases, and a highly reliable element can be obtained.



Data supplied from the esp@cenet database - Worldwide

⑱ 日本 国 特 許 庁 (JP)

⑩特許出顧公開

母 公 開 特 許 公 報 (A) 平3-289140

®Int. Cl. ⁵

識別配号

庁内整理番号

❸公開 平成3年(1991)12月19日

H 01 L 21/336 21/20 21/84

7739-4M 7739-4M

77 77

> 9056-4M H 01 L 29/78 3 1 1 Y 審査請求 未請求 請求項の数 2 (全6頁)

60発明の名称

薄膜半導体装置の製造方法

郊特 顧 平2-90708

②出 願 平2(1990)4月5日

② 発明者 竹中

敏 長野県諏訪市大和3丁目3番5号 セイコーエブソン株式

会社内

勿出 顧 人 セイコーエブソン株式

東京都新宿区西新宿2丁目4番1号

会社

四代 理 人 弁理士 鈴木 喜三郎 外1名

明解書

1. 発明の名称

薄膜半導体装置の製造方法

- 2. 特許請求の範囲
- (1) 絶縁蓋板上に非晶質半等体存態を放膜し、 該非晶質半等体存態を大気中に取り出すことなく 速就して熱処理することにより固相成長させ、 さ らに大気中に取り出すことなく連続でゲート酸化 膜を形成する工程を少なくとも含むことを特徴と する荷額半導体装置の製造方法。
- (2) 特許請求の範囲第1項記載の審議半導体 製量の製造方法において、 プラズマ C V D 装置の チェンパー内に絶縁基板を設置しモノシラン (S 1 H 4) あるいはジシラン (SizH 6) あるいはト リシラン (SizH 6) を少なくとも含む混合ガス を導入し、 グロー放電分解により a ~ Si: H (水業化非晶質シリコン) 膜を堆積する工程と、 そ の後前配混合ガスを排気した後 前記チェンパー内 を大気圧に戻すことなく真空のまま、 もしくは窒 素ガスあるいはヘリウムガスあるいはアルゴンガ

ス等の不括性ガスに置換し、800℃~700℃ に徐々に昇祖して前記ューSi: H 膜を闘相成長 させて間相成長Si膜を形成させる工程と、 続い て前記不活性ガスを排気した後、前記チェンパー 内に酸素ガスを導入しグロー放電することにより 前記聞相成長Si膜表面を酸化させてゲートを 質を形成する工程を、 上記の順序で連続して行な う工程を少なくとも含むことを特徴とする舞賞半 導体器質の影響方法。

3. 発明の詳細な説明

[崖業上の利用分野]

本売明は、 存譲半導体装置の製造方法に関わり、特に、 大粒径 S i 膜の形成方法、 及び絶縁ゲート型電界効果トランジスタあるいはTFT (T h i n F i 1 m T r a n s i s t o r) のゲート 絶縁膜の形成方法に関する。

【従来の技術】

非晶質絶縁基板あるいは非晶質絶縁要上に、結 晶方位の揃った結晶粒径の大きな多結晶シリコン 薄膜、あるいは単結晶シリコン薄膜を形成する方

法は、SOI (Silicon On Insu 1 a t o r) 技術として知られている。 {参考文 献 SOT維斯聚成技術、東華図書)。 大きく 分類すると、 再結晶化法、 エピタキシャル法、 絶 縁層堪め込み法、貼り合わせ法という方法がある。 再結晶化法は、 レーザーアニールあるいは電子ビ ームアニールによりシリコンを搭敲弩結晶化させ る方法と、溶融する温度までは昇温させずに固相 成長させる個格成長法の2つに分類される。比較 的低温で再結晶化できるという点で面相成長法が 乗れている。 5 5 0 ℃の低温熱処理にもかかわら ずシリコン菩膜の結晶粒が成長したという結果も 報告されている。 {参考文献 IEEE Ele ctron Device Letters, v ol. EDL-8, No. 8, p381, Aug ust 1987)。 さらに近年、SOIある いは、三次元10や、 大型液晶表示パネルや、 高 速で高解像度の密着型イメージセンサ等へのニー ズが高まるにつれて、低温で皮質のゲート絶縁膜 を形成する技術が重要となってきた。熟酸化法は、

900~1200で程度の高温プロセスであるため、 (1) 安価なガラス基板上に素子を形成できない。 (2) 不純物の積鉱散。 (3) 三次元ICでは下層部の素子に悪影響(不純物の拡散など)を与える(4) poly-Siの熱酸化膜は絶縁附圧が不十分で昇面単位密度が大きい等の問題がある。 現在、CVD法や、光CVD法や、プラズマCVD法などでゲート酸化膜を形成する技術が検討されている。

[発射が解決しようとする課題]

しかしながら、従来の簡相成長法では、非易費シリコン膜を増積させた後、一旦大気中に取り出してから関相成長工程にはいっていた。 従って非 島質シリコン膜表面には結晶成長の妨げとなる酸素やその他の不純物が吸着しており充分に結晶成長していなかった。

また、従来のゲート酸化膜形成方法では、やは りシリコン族表面が一旦大気にさらされるので、 従来プロセスで形成された界面にはコンタミネー ションが付着し、界面準位密度の大きな界面とな

ってしまい、 TFTを作成した場合には、 ON電 液が少なく、 サブシュレシュホルド領域の立ち上 がりが鈍い。

本発明は、この様な問題点を解決し、結晶粒径の大きなシリコン膜を簡単な固相成長法によって形成し、さらに昇面準位密度の小さな酸化膜界面を作成して非常に優れた特性を有するTFTを実現することを目的としている。

[課題を解決するための手段]

本発明の得膜半導体装置の製造方法は、(I) ・ 絶縁基板上に非晶質半等体準膜を成膜し、 族非 場質半導体準膜を大気中に取り出すことなく 連続 して熱処理することにより固相成長させ、 さらに 大気中に取り出すことなく 連続でゲート 酸化膜を 形成する工程を少なくとも含むことを特徴とする。 (2) 特許請求の範囲第1項記載の薄膜半導体 狭置の製造方法において、 ブラズマCVD 装置の チェンパー内に基板を設置しモノシラン(SilH ・) あるいはジシラン(SilH・) あるいはトリシ ラン(SilR・)を少なくとも含む混合ガスを導 入し、グロー放電分解により a ~ S i : H(水常化非晶質シリコン) 膜を堆積する工程と、 その後前記 建合ガスを排気した後 前記チェンパー内を大気圧に戻すことなく真空のまま、 もしづつンでは 意思 ないは ガス あるいで~700℃に 対 ガスに 世換し、 800℃~700℃に 徐 で に 幹気 した は に ま で で に を で に 対 な を 持 が に を ま で は が に を で が に を ま が 成 ま る ことに ま か に 酸 初 成 長 S i 膜 表 面 を 酸 化 さ で で ば に を 酸 初 成 長 S i 膜 表 面 を 酸 化 さ で で ば に を 酸 初 成 長 S i 膜 表 面 を 酸 化 さ で で ば が に を を か な く と も 合 む こと を 特 徴 と

[实施例]

第1回(a)に於て、1-1は非晶質絶縁基板である。石英基板あるいはガラス基板などが用いられる。SiOェで覆われたSi基板を用いることもある。石英基板あるいはSiOェで覆われたSi基板を用いる場合は1200での高温プロセスにも耐えることができるが、ガラス基板を用い

る場合は軟化温度が低いために約600℃以下の 低温プロセスに制限される。また、ガラス基板は、 酸化震あるいは歳化膜でコーテイングして基板から の不純物のしみだしを防止して用いられることも ある。はじめに非晶質絶縁基板1-1上にa~S 1膜1~2を堆積させる。 飲ょ~81膜1~2は 一様で、 微小な結晶子は含まれておらず結晶成長 の核が全く存在しないことが望ましい。 堆積方法 としてはEB(Electron Beam)蒸 着法やスパッタ法やCVD法や光CVD法やプラ ズマCVD法がある。 プラズマCVD法は、 光紀 電力素子や、フォトダイオードや、最光ドラムな どを作製する場合によく用いられる方法である。 a~Si: 日膜を堆積させるには、シランガス(SiHょ) をヘリウムガス (H。) あるいは水素ガ ス(H2)で適した復度に希釈し、高陽波電圧を印 加して、分解堆積させる。プラズマCVD法の場 合は、基板温度が500℃以下でも成膜できる。 前記シランガスの代わりにジシランガスあるいは トリシランガスを用いると、さらに低い基板濃度

でも成果することが可能となる。また、デボ電前に水素ブラズマあるいはアルゴンプラズマ処理を行えば、基板表面の清浄化と成膜を連続的に行うことができる。第2回にブラズマCVD装置のチェンバーの断面模式図を示す。2-1はチェンバー、2-2は高層波電源、2-3は基板ホルダー、2-4は基板を示している。

a ~ S 1: 日膜の成膜が終わったら、成膜にも ちいたシランなどの反応ガスを排気し、チェンパ 一内を真空に引く。このときの到達真空度は少な くとも 1 × 1 0 ⁻⁴ T o r r 以下であることが強ま しい。

つづいて、チェンパー内の基板ホルダー2~3 を徐々に加熱して、前記 a ~ S i: H膜 1 ~ 2 を 固相成長させる。このときの加熱温度は 6 0 0 ℃ または 7 0 0 ℃を上限とする。この様な低温アニ ールでは選択的に、結晶成長の活性化エネルギー の小さな結晶が位を持つ結晶粒のみが成長し、し かもゆっくりと大きく成長する。第1図(b)に おいて 1 ~ 3 は固相成長 S 1 膜を示している。ま

た第2図の2-1で示した前記チェンバー内は塞索ガスやヘリウムガスやアルゴンガス等の不活性ガスの悪気でもよい。 a-S1: H裏からの水素飲出が急激にならない起うに昇温速度 v v v v なる はいっ のが望ましい。 関相成長終了後、降温速度 v v v v v v v v v なりもいほうがよい。第3回(a)に 町相成長アニール昇温カーブを示す。 被軸はアニール温度、 被軸はアニール温度、 被軸はアニール温度、 被軸はアニール で で を を を を を を を で で を を で で を まい。 その 男温カーブを第3回(b)に 示す。

続いて、 国相成長 S 1 膜を大気にさらすことなく 連続して 酸化 原を形成する。 前工程で固有成長 が終わったらチェンパー内を再び真空にひった。 真空皮が約1×10~1 T o r r 程度になったとして 高周波電力を印加して 酸素ブラズマを発生を でせ、 海い酸化镁 1 - 4 を形成する。 前記チェンパー内圧は 0. 1~1 T o r r 程度の酸素 雰囲

とし、 基板温度は宝温から500℃程度とする。200℃程度でも充分である。 高層液電力は100W~1000Wの範囲で印加する。 酸化羰1~4はプラズマ酸化法ばかりではなく、 N20ガスとシランガスの混合ガスをグロー放電分解させるプラズマCVD法で堆積させて作成してもよい。 酸化羰1~4形成後、約500℃以下のアニールにより前記酸化羰1~4を線密化させてもよい。

次に前記載化膜1~4をフォトリソグラフィ法によりパターニングも、続いて関相成長51膜をエッチングして第1回(d)に示すように島状にする。成膜後、この工程で初めて基板が大気に取り出される。

次に第1回(e)に示されるように、第2層の 酸化膜1-5を堆積させる。堆積方法としては、 LPCVD法、あるいは光動起CVD法、あるい はプラズマCVD法、ECRプラズマCVD法、 あるいは高真空蒸着法等の方法がある。

続いて第1回(f)に示されるように、ゲート 電極1-6を形成する。 該ゲート電極材料として は多結晶シリコン種膜、あるいはモリブデンシリサイド、あるいはアルミニュウムやクロムなどのような金属膜、あるいはITOやSnOzなどのような透明性導電膜などを用いることができる。成態方法としては、ブラズマCVD法、CVD法、スパッタ法、真空蒸着法、等の方法がある。ブラズマCVD法によりリン、あるいはボロンをドープしたa-Si:H膜を増積して固相成長させたSi膜をゲート電極として用いるとゲート配線抵抗を低減することが出来る。

続いて第1箇(g)に示すように、 的記ゲート 電極1-6をマスクとして不純物をイオン注入し、 自己整合的にソース領域1-7およびドレイン領域1-8を形成する。 前紀不純物としては、 Nc hトランジスタを作製する場合はP・あるいはA s・を用い、Pchトランジスタを作製する場合 はB・等を用いる。 不純物港加方法としては、 イ オン注入法の他に、 レーザードーピング法ある。 1 ー はプラズマドーピング法などの方法がある。 1 ー 9で示される矢印は不純物のイオンビームを表し ている。 前記非晶質絶縁基板1-1として石英基板を用いた場合には熱拡散法を使うことができる。 不純物濃度は、1×10¹⁵から1×10²⁶cm⁻² 程度とする。

他いて第1回(h)に示されるように、 看間絶 経験1-10を積層する。 狭層間絶縁膜材料としては、 酸化膜あるいは変化膜などを用いる。 絶縁 性が良好ならば膜厚はいくらでもよいが、 数千人 から数μm程度が普通である。 変化膜の形成方法 としては、 LPCVD法あるいはブラズマCVD 法などが簡単である。 反応には、 アンモニアガス (NHョ) とシランガスと変素ガスとの複合ガス、 あるいはシランガスと変素ガスとの複合ガスなど を用いる。

ここで、水素ブラズマ法、あるいは水素イオン 往入法、あるいはブラズマ塩化膜からの水素の拡 飲法などの方法で水素イオンを導入すると、 ゲート酸化膜界面などに存在するダングリングボンド などの欠陥が不活性化される。この様な水素化工 程は、 層間絶縁鎖1-10を積層する前におこな

ってもよい。

次に第1図(i)に示すように、前記層間絶縁 膜及びゲート絶縁膜にコンタクトホールを形成し、 コンタクト電極を形成しソース電極1-11およ びドレイン電極1-12とする。 鉄ソース電極及 びドレイン電極は、アルミニュウムなどの金属材 料で形成する。この様にして薄膜トランジスタが 形成される。

[発明の効果]

さらに、従来の固相成長法を用いた薄膜トラン

ジスタの製造方法では、ゲート酸化膜を形成するために、 a ー S i: H膜を固相成長させた後チェンパーから取り出していたので、 関相成長 S i 膜の表面が一旦大気にさらされていた。 使って、 接面には様々なコンタミネーションが付着して、 接流には様々なコンタミネーションが付着して、 接触されていた。 この様にして形成されたゲート酸化 膜界面は 界面 単位密度が大きくトランジスタ 特性を劣化させる 原因と なっていた。 さらに、 素子の 信頼性や特性の 安定性を低下させる 原因とも っていた。

本発明によれば、 a ~ S i: H裏の成果と固相 成長さらにゲート酸化製界面を開ーチェンパー内 で連続して処理することが出来る。 従って a ~ S i: H膜の固相成長に要する時間が知識され数時 間のアニールで結晶粒径の大きな優れた結晶性の 固相成長S i 膜が得られる。 さらに非常に清浄な ゲート酸化膜界面が形成されるので界面の界面順 位密度が低減し、信頼性の高い案子の実現が可能 となる。

従来ゲート絶縁襞が適していなかったために、

圏相成長された良好な51 展を用いてTFTを作 製しても充分な絶縁財圧や、良好な特性が得られ ていなかったが、本発明により、非常に優れた国 相成長TFTを実現することが可能となる。

数十~数百℃の基板温度で埋積可能なので、 軟 化温度の低いガラス基板を用いることもできる。

低温で熱酸化SiО∘膜に近い特性を有するゲート 地線膜を得ること ができるので、SOI技術の発度に大きく寄与するものである。 フォトリングラフィエ程数はまったく増えない。 600℃以下の低温のプロセスでも作数が可能なので、 価格が安くて耐熱温度が低いガラス高板をもちいることができる。 優れたシリコン等膜が得られるのにかかわらずコストアップとはならない。

本発明によって得られたゲート絶縁膜と大粒経 多緒品シリコン等膜を用いて薄膜トランジスタを 作成すると、優れた特性が得られる。 従来に比べ て、 薄膜トランジスタのON電流は増大しOFF 電流は小さくなる。 またスレッシュホルド電圧も 小さくなりトランジスタ特性が大きく改善される。 NチャネルとPチャネルとの特性の不釣合いさも 改善される。

非晶質絶縁基板上に優れた特性の薄膜トラランパスタを作製することが可能となるので、ドラティブマトリクス基板に応用した場合にも十分な高速動作でが変現される。さらに、電源電圧の低減、消費電流の低減、信頼性の向上に対して大きな効果がある。また、800℃以下の低温プロセスによる作製もで、アクティブマトリクス基板の低低格化及び大面積化に対してもその効果は大きい。

本発明を、光電変換素子とその差変回路を同一 テップ内に集積した患者型イメージセンサーに応 関した場合には、読み取り速度の高速化、高解像 度化、さらに贈詞をとる場合に非常に大きる効果 をうみだす。高解像度化が速成されるとカラー終 み取り用患者型イメージセンサーへの応用も振り み取り用患者型イメージセンサーへの応用も振り なる。もちろん電源電圧の低減、消費電流のに 減、信頼性の向上に対してもその効果は大きい。 また低温プロセスによって作製することができる

ので、 密着型イメージセンサーチップの 長尺化が 可能となり、 一本のチップで A 4 サイズあるいは A 3 サイズの様な大型ファクシミリ用の読み取り 映覧を実現できる。 従って、 センサーチップの二 本数ぎのような手数がかかり信頼性の悪い技術を 回避することができ、 実験参智りも向上される。

この他、高精維液晶チレビあるいは駆動回路を 同一基板上に集積したサーマルヘッドへの応用も 可能となる。

石英基板やガラス基板だけではなく、サファイア基板(AlaOa)あるいはMgO・AlaOa, BP, CaFa等の結晶性絶縁基板も用いることができる。

以上実施例では毎膜トランジスタを例として説明したが、通常のMOSトランジスタやパイポーラトランジスタあるいはヘテロ接合パイポーラトランジスタなど毎度を利用した素子に対しても、本発明を応用することができる。また、三次元デバイスのようなSOI技術を利用した素子に対しても、本発明を応用することができる。

なお実施例では、非最質半導体等膜の形成方法としてブラズマ C V D 装置を用いた場合について 説明したが、 E B 蒸着法やスパッタ法や親圧 C V D 法等他の方法を用いることもできる。 また、 箇 相成長やゲート酸化を同一チェンバー内で行うと して説明したが、 基板を大気に取り出さなければ 別のチェンバーを用いても問題はない。

4. 図面の簡単な説明

第1回(a)から(i)は、本発明の実施例を示す工程新面図である。

第2回は、ブラズマCVD装置のチェンバー断 面回である。

第3図(a)と(b)は、 図相成長のアニール 条件示す昇温カーブ を示す図である。

 1-2
 。a-Si: H膜

 1-3
 ; 固相成長Si膜

 1-4
 ; 郷いゲート昇面

 1-5
 ; 第2層目の酸化膜

特開平3-289140(6)

